엔비디아, 자체 CPU '베라'로 차세대 반도체 설계 속도 높인다

[디지털투데이 석대건 기자] 엔비디아가 자사 CPU를 반도체 설계 공정에 직접 투입해 차세대 칩 개발 속도를 높인다. 엔비디아는 27일 반도체 설계 소프트웨어 기업인 케이던스(Cadence), 시놉시스(Synopsys)와 핵심 전자설계자동화(EDA) 애플리케이션을 최적화했다고 밝혔다. CPU와 GPU, AI 시스템이 복잡해지면서 최신 칩 설계에 드는 연산 부담도 함께 커지고 있다. 칩이 제조 단계에 도달하기 전까지 엔지니어는 수년에 걸쳐 수천 번의 반복 작업을 통해 설계를 검증하고 개선한다. GPU와 AI가 일부 영역을 가속화했지만, 로직 시뮬레이션과 정형 검증 등 핵심 EDA 워크로드는 여전히 CPU 성능에 크게 의존한다. 엔비디아는 차세대 CPU·GPU 개발에 사용되는 EDA 워크플로우 전반에 자사 베라(Vera) CPU를 도입하고 있다. 이번 테스트에는 케이던스의 정형 검증 플랫폼인 '재스퍼(Jasper)'와 시놉시스의 기능 검증 솔루션인 'VCS'가 포함됐으며, 두 애플리케이션 모두 동일한 코어 수를 기반으로 일부 워크로드에서 최대 1.5배 높은 성능을 기록했다. 베라 CPU는 88개의 맞춤형 올림푸스(Olympus) CPU 코어와 LPDDR5X 메모리 서브시스템, 2세대 스케일러블 코히어런트 패브릭을 결합한 구조다. 지연 시간에 민감한 작업과 대규모 회귀 테스트가 혼합된 워크로드에서 높은 코어당 성능과 메모리 대역폭을 제공하도록 설계됐다. 실행 속도가 높아지면 엔지니어가 동일한 개발 기간 내 더 많은 설계 대안을 검토하고 검증 작업을 완료할 수 있다. 엔비디아는 케이던스, 시놉시스와 애플리케이션 프로파일링, 소프트웨어 최적화, 시스템 수준 튜닝을 지속하고 있다. 향후 차세대 '로사(Rosa)' CPU를 통해 베라를 발전시키는 한편, CPU 로드맵 전반에서 주요 EDA 애플리케이션 최적화를 이어간다는 계획이다. SNS 기사보내기 관련기사 - 韓, 글로벌 빅테크와 9500억달러 AI 동맹…5GW AIDC 구축 추진 - 네이버, 엔비디아·브룩필드서 14조 투자 유치…AI 팩토리 글로벌 확장 - 샌프란시스코에 모인 대통령과 4대 총수…AI 공급망 새 판 짠다 - HBM4 두께 규격 풀리자…MR-MUF·TC-NCF 고도화 경쟁 새국면 - 배경훈 부총리 "美 빅테크 한국 투자 확대 이끌겠다" - 삼성·SK·네이버 총수, 이번 주 젠슨 황과 실리콘밸리 회동 - "구글, TPU 보다 10배 효율적인 AI 추론 칩 프로즌 개발 중...2028년 배치" - 네이버 최고경영진, 브룩필드 본사행…AI 팩토리 투자 논의하나 - 배경훈 부총리 취임 1년…"AI 강국 기반 마련, 이제 실질적 성과 낼 때"